大萝卜---组成原理考研复习思维导图（2021版）

💎考研你是认真的！做导图写教材我们也是认真的！

全网最详实的思维导图，图文并茂（恳请大家转发各考研群）
- 幕布地址：https://mubu.com/doc/explore/43591
大萝卜组原考研交流 QQ群：390142132，组原相关问题有问必答
🔧食用方法
- 默认大纲模式，思维导图点击右上角思维导图
- 可另存到自己的幕布账号，自行编辑扩充，打造自己专属导图
  - 目前PC端好像有点问题，手机端可保存
- 内容详实到不能整体导出，可以只展开部分章节然后按章节导出

📚参考教材（人邮🌸📗花书首发）

谭志虎.计算机组成原理微课版.人民邮电出版社.2021
样章试读：https://www.ryjiaoyu.com/book/details/42720
作者卖瓜：http://vod0vwkapu4.vod.126.net/vod0vwkapu4/2dfb4f7e-b73d-4fff-8f2b-146c619fc668.mp4
购买链接
- 京东人邮店：https://item.jd.com/10027045915206.html （哪里便宜买哪吧）
教材特色
- 兼容408考点，扩展Patterson COD黑书相关内容
  - 传统教材未覆盖的考研细节尽量全覆盖
  - 每章习题收纳近10年考研真题
  - 重点内容作为例子讲解
  - 考研复习值得拥有！！！
- 5条MIPS指令搞定所有数据通路结构、CPU不再难懂
  - 单总线、MIPS单周期、多周期、五段流水
  - 三级时序，现代时序、硬布线、微程序
- 补齐理论知识实现细节，重难点都可用实验验证
  - 组原不再是枯燥的理论知识，而是可以运行的原理
  - 先有实验，后有教材，所有内容都是可实验验证
- 配套让人手痒的在线虚拟仿真实验（自己动手画CPU）
  - 无需硬件即可实验：自动测试，自动评分
  - 丰富的特色原创实验覆盖重点难点
  - 头哥平台：https://www.educoder.net/paths/1426
- 阅读体验一流、教辅资源丰富
  - 双色印刷突显重点和细节
  - 每章思维导图小结
  - 重难点微课视频讲解
  - 理论实践两门MOOC
    
    计算机组成原理
    
    https://www.icourse163.org/course/HUST-1003159001
    
    计算机硬件系统设计
    
    https://www.icourse163.org/course/HUST-1205809816
    
    （七星好课）https://www.cnblogs.com/alex101/p/14018077.html
  - 1000多张精美PPT（动画演示）
  - 教辅资源下载（课件，实验资源等）
    
    https://gitee.com/totalcontrol/hustzc/

一、计算机系统概述

计算机系统层次结构
- 计算机系统的基本组成
  - 硬件系统
    
    看得见的物理实体，电子线路和电子元件等
  - 软件系统
    
    解决问题的思想、方法，包括程序和数据
  - 固件
    
    固化的软件，firmware，本质是软件
  - 软硬件功能逻辑等效
    
    同一功能即可软件实现，也可以硬件实现
    
    软件灵活性高，性能差，成本低
    
    硬件效率高，成本高
    
    功能划分要折中考虑
  - 分层结构
    
    软件层（虚拟计算机）
    
    高级语言层
    
    汇编语言层
    
    操作系统层
    
    硬件层
    
    指令集架构层（机器语言层）
    
    微代码层（可选）（微程序解释机器指令）
    
    逻辑门层（实体硬件）
    
    📜考研真题
    
    真题1
    
    📈图解
- 🖥️计算机硬件的基本组成
  - 冯·诺依曼结构
    
    组成：5大功能部件
    
    存储器：存放程序和数据，按地址访问
    
    运算器：执行算术运算和逻辑运算
    
    控制器：根据指令的操作码、指令执行过程中的条件状态、时序系统等三方面的因素来产生指令执行过程中所需要的控制信号，控制指令的执行；
    
    输入设备：将信息输入到计算机的外部设备，如键盘、鼠标等。
    
    输出设备：输出计算机处理结果的外部设备。如显示器、打印机等
    
    📈图解：早期计算机以运算器为中心，现代计算机以存储器为中心
  - 💎冯·诺依曼计算机特点
    
    组成：运算器、控制器、存储器、输入和输出设备
    
    存储程序
    
    指令和数据以二进制形式存放在存储器中
    
    指令顺序存放，存储器按地址访问
    
    程序控制
    
    程序运行时，控制器逐条从主存中取出指令，控制全机相关部件执行相应操作，完成指令的功能直至完成程序的功能。
    
    由指令控制计算机的运行
    
    由控制器来控制数据的存取及程序的执行
    
    程序顺序执行，遇到分支指令可能改变顺序
    
    📜考研真题
    
    真题1
    
    真题2
- 计算机软件系统分类
  - 应用软件
    
    解决应用问题的程序集合
    
    如数据处理程序、情报检索程序等
  - 系统软件
    
    管理和调度计算机，方便用户使用计算机并提高使用效率的程序的集合
    
    操作系统、数据库管理系统
    
    分布式软件系统、网络软件系统、标准库程序
    
    语言处理程序
    
    编译器：将高级语言转换成汇编语言
    
    汇编器：将汇编语言转换成机器指令
    
    解释器：将高级语言直接翻译成机器指令如JAVA
- 计算机系统的工作过程
  - 工作过程
    
    CPU不断从主存中逐条取出指令，控制器对指令进行译码分析，计算下条指令地址，并生成完成指令所需各种操作信号序列，控制功能部件依序形成对应数据通路，从而实现指令功能，再取下条指令，执行直至程序中全部指令执行结束
  - CPU如何执行程序
    
    将可执行程序和数据存放在主存中（存储程序）
    
    可执行程序为机器语言编写的代码
    
    CPU上电后即开始取指令、执行指令的死循环（程序控制）
    
    上电后从固定位置开始取指令
    
    第一条指令是固化的BIOS程序
    
    BIOS负责硬件自检，最后引导OS
    
    OS负责加载可执行目标程序
    
    单条指令执行过程
    
    取指令
    
    指令译码（分析指令功能，计算下条指令地址）
    
    指令执行
    
    程序执行的过程
    
    循环取指令执行机器指令的过程
  - 高级语言程序→可执行目标程序
    
    编译型高级语言转换流程
    
    预处理
    
    预处理器对源程序中以#开头的命令进行处理
    
    如#include命令后面的.h文件内容插入程序文件
    
    输出是一个以.i为扩展名的源文件hello.i，还是C程序
    
    编译
    
    编译器对预处理后的源程序进行编译
    
    生成一个汇编语言程序hello.s，文本文件
    
    📜考研真题
    
    真题1
    
    汇编
    
    汇编器将hello.s 翻译成机器语言指令
    
    输出为可重定位目标文件的hello.o，二进制文件
    
    链接
    
    链接器将多个可重定位目标文件和标准库函数合并
    
    输出为一个可执行目标程序hello，二进制文件
    
    解释性高级语言边解释，边执行，不生成目标代码
计算机系统性能指标
- 静态性能指标
  - 机器字长
    
    CPU一次处理的数据位数
    
    与寄存器、运算器、数据总线的位宽相等
    
    决定数据表示范围和精度
  - 主存容量
    
    主存储器所能存储信息的最大容量
- 时间相关性能指标
  - 吞吐量
    
    系统在单位时间内处理请求的数量
  - 响应时间
    
    用户向计算机发送一个请求，到系统对该请求做出相应并获得结果所用的时间
    
    响应时间越短，吞吐率越大
    
    程序执行时间=CPU时间+等待时间（磁盘、存储器访问、I/O操作、OS开销）
  - CPU时钟周期
    
    时钟频率的倒数，是处理操作最基本的时间单位
  - 主频
    
    时钟周期的倒数，同等条件下，频率越高，性能越好
    
    频率不可能无限提升，散热问题，串扰问题等
  - 💎CPI
    
    执行每条指令所需的平均时钟周期数；clock cycle per instruction
    
    💎 $CPI= {\displaystyle \sum_{i=1}^{n}{(CPI_i× P_i)} }= {\displaystyle \sum_{i=1}^{n}{(CPI_i× \frac{IC_i}{IC})} }$
  - IPC
    
    每个时钟执行的指令条数
    
    $IPC=1/CPI$
  - CPU执行时间
    
    程序执行期间真正消耗CPU的时间
    
    $T_{cpu}= CPI× IC× T$
  - MIPS
    
    每秒执行多少百万条指令数量 Million Instructions Per Second
    
    💎 $MIPS= f/(CPI× 10^6 )$
    
    全性能公式
    
    💎 $MIPS=IPC× f$
    
    时钟频率 f 的单位为 MHz
  - MFLOPS
    
    每秒执行多少百万次浮点操作
    
    Million Floating-Point Operations Per Second
    
    用于衡量科学计算性能
    
    更大单位：TFLOPS、PFLOPS、EFLOPS、ZFLOPS
    
    每个单位相差1000倍
    
    💎磁存储，网络数传率也使用10进制为单位，计算时需注意
    
    $1TB硬盘=10^9$ Byte
    
    $100M宽带=100×10^6$ Bit/s
  - 单一指标都不能准确评价性能，基准测试程序更靠谱
  - 📜考研真题
    
    真题1
    
    真题2

二、数据表示和运算

数字与编码
- 进位制数及其相互转换
  - 二进制编码
    
    两种状态，容易与物理状态对应
    
    可以表示任何信息
    
    位数有限时不能表示循环小数
    
    运算规则简单，适合用布尔代数设计电路，制造成本低
  - 数制转换
    
    二进制转十进制
    
    加权展开
    
    十进制到二进制
    
    整数除二取余，先余为低
    
    小数乘2取整，先整为高
    
    二进制转八进制或16进制
    
    从小数点向左右3/4位一分组
    
    $(10 011 100 . 01)_2= ( 234 . 2 )_8$
    
    $(1001 1100 . 01)_2 = ( 9C . 4 )_{16}$
- 真值和机器数
  - 真值
    
    用“＋”、 “－”表示符号的数据格式，是机器数代表的实际值
    
    用于数据输出
  - 机器数
    
    “0”或“1”表示的符号和数值的数据格式
    
    用于计算机存储，运算
  - 常见机器码
    
    原码
    
    符号化的数值，“0”表示正数，“1”表示负数
    
    最高位符号位，其它是数的绝对值
    
    在数轴上的表示区间对称
    
    存在正零和负零两个零
    
    运算比较复杂，主要用于表示浮点数的尾码
    
    反码
    
    符号位与原码相同，表示范围也相同
    
    在数轴上的表示区间对称
    
    当真值为正数时，反码和原码相同
    
    当真值为负数时，数值部分要逐位取反
    
    主要用于求补
    
    💎补码
    
    数据表示建立在“模”的概念基础上，模的值即为符号位进位的权值。
    
    模2的补码
    
    定点小数模值为2
    
    定点整数模值为 $2^{n+1}$
    
    模4的补码：变形补码
    
    定点小数模值为4
    
    定点整数模值为 $2^{n+2}$
    
    其中n为数值位位数
    
    当真值为负数时，补码等于真值加上模
    
    在数轴上的表示区间不对称
    
    唯一的机器零（少一个）
    
    最左侧比原码、反码多表示一个最小负数
    
    补码符号位可以直接参与加减运算，运算电路实现方便
    
    计算机中整数采用补码进行存储、表示和运算
    
    移码
    
    只用于表示整数，也称偏移码，真值+常量
    
    方便比较大小，数字越大，真值越大
    
    移码和补码的符号位相反，数值位相同
    
    用于表示浮点数的阶码
  - 机器码表示范围（只需记住补码公式，加模数）
    
    补码机器零唯一，相比其他编码多表示一个绝对值最大的负数，小数为-1，整数为 $-2^{n}$
  - 机器码在数轴上的表示（对比理解）
  - 机器码之间的转换
    
    利用编码特性直接转换
    
    转换为真值再转换（简单有效）
  - 📜考研真题
    
    补码是重点，会结合代码，指令格式（立即数，相对寻址）进行考察
    
    真题1
    
    真题2
    
    真题3
- 字符与字符串
  - ASCII码
    
    国际通用的字符码，7位表示128个字符
    
    实际占用1个字节，最高有效位MSB=0
    
    33个控制字符；其余为可打印字符
    
    常见代码（了解）
    
    20H 开始是空格等可打印字符
    
    0 ～ 9 这 10 个数字是从30H 开始的一个连续区域
    
    大写英文字母是从 41H 开始的一个连续区域
    
    小写英文字母是从 61H 开始的一个连续区域
  - 汉字编码
    
    分类
    
    输入码：汉字的输入
    
    拼音，五笔等
    
    机内码：汉字的存储
    
    GB2312、GBK、GB18030、Unicode、BIG5等标准
    
    字形码：汉字的输出
    
    GB2312
    
    区位码
    
    矩阵形式，由4位十进制数构成，前2位区码，后2位位码
    
    汉字机内码：区位码（16进制）+A0A0H
    
    区分ASCII码，MSB=1
    
    GB2312汉字占用两个字节，有效位14位
  - 字符串
    
    以"\0"结束的字符序列
数据表示
- 定义
  - 将数据按照某种方式组织，以便机器硬件能直接识别和使用。
- 关键问题
  - 数据表示的范围和精度
  - 数据存储和处理的代价
  - 软件的可移植性问题
- 数据格式
  - 使用二进制编码表示实际数据的结构形式
定点数的表示
- 定点数概念
  - 小数点位置固定的数
- 定点数分类
  - 有符号数无符号数
    
    机器码到底有无符号取决于输出形式
    
    C语言中printf中%d输出，%u表示无符号
  - 定点整数和定点小数
    
    定点小数：小数点隐含在符号位之后，有效数值部分最高位之前
    
    定点整数：小数点在有效数值部分最低位之后
- 溢出问题
  - 定点整数存在上溢问题（超出表示范围）
  - 定点小数存在精度溢出问题（超出表示精度）
定点数的运算
- 定点数的移位运算
  - 算术右移：符号位保持不变，移动数值位
    
    符号位不变，且向右移动
    
    x/2 运算需要考虑向 0 舍入的问题
    
    有符号时通常会将符号位累加在最低位后再进行算术右移
  - 逻辑移位：将操作数视为无符号数，全移
    
    不管左移还是右移，都补0
    
    2x 运算在无符号运算时可能会发生溢出
  - 循环移位
    
    带进位标志位CF（大循环）
    
    CF参与循环
    
    不带CF（小循环）
    
    CF存储最新移出的数字的副本
  - 💎移位运算实例
  - 📜考研真题
    
    真题1
- 原码定点数的加减运算（没考过）
  - 符号位不能直接参与运算
  - 加法运算需要“同号求和，异号求差”
  - 减法运算需要“异号求和，同号求差”
  - 求差时还需要先比较大小，然后用大数减去小数
  - 结果的符号选择也相对复杂，运算复杂
- 补码定点数的加减运算
  - 运算公式
    
    补码加法
    
    补码减法
  - 运算规则
    
    操作数采用补码表示，符号位参加运算
    
    运算的结果为补码，符号位的进位位（模）直接丢弃
    
    运算结果就是补码，符号位也是直接运算得到
  - 逻辑实现
    
    对于定点数加减法可以首先利用如下公式实现一位全加器FA，再利用n个全加器串联构成n位串行进位加法器
    
    全加器FA电路（对称电路，输入可随意连接）
    
    半加器HA，没有进位输入，电路更简单
- 定点数的乘除运算（几乎没考）
  - 原码一位乘法
    
    符号位单独运算
    
    乘积符号位等于乘数和被乘数符号的异或
    
    数值位采用绝对值进行运算
    
    求积过程就是n个n位位积的累加问题
    
    采用一个n位加法器进行循环累加进行求解
    
    具体运算规则
    
    部分积P的初值为零
    
    每次将部分积P累加上 $y_n|x|$ 后连同数据 $y$ 一起同步右移得到新的部分积
    
    注意进位位参与移位，也就是上溢也可以继续运算
    
    n次运算和移位操作
    
    最终的2n位乘积存放在P和y两个寄存器中。
    
    📈图解
  - 补码一位乘法
    
    符号位参加运算
    
    乘数取单符号位，末位增加一位附加位 $y_{n+1}$ =0
    
    部分积P初值为0
    
    运算规则
    
    当 $y_{n}y_{n+1}＝00或11$ 时，部分积加0，当 $y_{n}y_{n+1}＝01$ 时，部分积加[x]补；当 $y_{n}y_{n+1}＝10$ 时，部分积加[-x]补，部分积计算完毕后连同乘数y一起同步算术右移一位
    
    移位n次，累加n+1次
    
    图解
  - 阵列乘法器
    
    采用全加器阵列由组合逻辑电路直接完成
    
    现代CPU中的乘法器
    
    采用Booth两位乘法+华莱士树+流水线
  - 定点除法运算
    
    原码定点小数的一位除法
    
    恢复余数法 (运算时间不固定)
    
    不恢复余数法 (运算时间固定)
    
    要求|x|<|y|，否则运算可能会发生溢出。
    
    商的符号单独处理，即由两数的符号异或得到。
    
    数值部分的运算规则
- 💎溢出概念和判断方法
  - 溢出概念
    
    上溢（大于最大可以表示的正数）
    
    下溢（小于最小可以表示的负数）
    
    精度溢出（超出可表示的精度）
  - 有符号溢出判断
    
    1、单符号判断法，利用操作数和运算结果的符号位进行判断。
    
    加法溢出规则：“正正得负，负负得正”
    
    减法溢出规则：“正负得负，负正得负”
    
    2、进位位判断法
    
    符号位进位和最高数据位进位进行异或操作
    
    $V=C_f \oplus C_d$
    
    加减法均适用，实际计算机中采用
    
    3、双符号判断法
    
    将运算结果的两个符号位进行异或操作
    
    $V=C_{f1} \oplus C_{f2}$
    
    符号位相同无溢出，01表示上溢，10表示下溢
    
    最高位用于表示正确的符号位
    
    用于手工计算，方便肉眼识别，计算机因为成本问题不采用
  - 无符号溢出判断
    
    $V=C \oplus Sub$
    
    C为进位输出，Sub=1表示减法，0表示加法
浮点数的表示
- 浮点数
  - 表示方法：两个定点数分别表示阶码和尾数
    
    📈图解
    
    阶码（决定表示范围）
    
    阶符：阶码正负性
    
    阶值：指数部分
    
    尾码（和阶码一起决定表示精度）
    
    数符：浮点数的符号
    
    尾数：尾数数字部分
    
    表示范围大和精度高，运算复杂
  - 溢出问题
    
    存在上溢和下溢问题（阶码溢出）
    
    也存在精度溢出问题（无法精确表示，只能舍入处理）
  - 尾数规格化
    
    保证表示唯一
    
    调整尾数和阶码，保证尾数最高位是有效值1
    
    提高运算精度，充分利用尾数有效位
    
    左归：
    
    尾数左边无效位太多，往左移
    
    左归可多位
    
    阶码减少，尾数增大
    
    右归
    
    尾数运算溢出是要进行右归
    
    右归最多一位
    
    阶码增加，尾数减小
    
    原码规格化数（绝对值大于等于0.5）
    
    正数：0.1xxx
    
    负数：1.1xxx
    
    尾数最高位为1
    
    补码规格化数
    
    正数：0.1xxx
    
    负数：1.0xxx 注意﹣0.5补码不是规格化数
    
    符号位和尾数最高位相反
  - 浮点数在数轴上的分布
    
    刻度并不均匀，越往右，浮点数越稀疏
    
    浮点运算不满足结合律
    
    小数a+大数b=大数b（有可能）
    
    编程时浮点数比较要小心
- 💎IEEE754标准
  - 二进制浮点数
    
    数符S、阶码E和尾数M
    
    阶码采用移码表示
    
    尾数采用原码数据表示，
    
    隐藏高位1，运算时还原成1.M形式
    
    二进制浮点数无法精确表示一些十进制小数
    
    0.1 0.2 0.4等转换成二进制都是循环小数
  - 对32位单精度格式而言：S为1位， E为8位，采用偏移值为127的移码，M为23位
    
    为什么是127而不是128？参考教材
  - 10进制浮点数
    
    可精确表示十进制浮点数，保证运算精度
    
    解决二进制浮点运算引起的误差问题
    
    IEEE-754 2008标准中有定义
  - IEEE754表示范围
    
    阶码为全1时，表示无穷大或非数，浮点数除零不会异常
    
    阶码和尾码全零时表示机器零
    
    阶码为零，尾数不为零时表示非规格化数
    
    其他表示区间为规格化数
    
    最大值，最小值问题
    
    十进制数与浮点数的转换（常考）
    
    📜考研真题：多次考察，小题大题都有
    
    问题：浮点数能否直接比较机器码判断相等？为什么浮点数不要随意比较大小？
    
    真题
💎浮点数加减运算
- 对阶
  - 小阶向大阶看齐
  - 阶码增加，尾数右移
- 尾数运算
- 规格化
  - 尾数运算上溢：右归最多一位
  - 尾数规格化下溢：左归处理，可以多位
- 舍入处理
  - 0舍1入：舍去位最高位为1，尾数最低位加1，否则舍去
    
    舍入后尾数可能上溢，还需要进行二次规格化
  - 恒置1法：舍去中有一位是 1，尾数最低位置 1
- 💰溢出判断
  - 阶码溢出时浮点数才会发生溢出
  - 上溢：进入异常处理
  - 下溢：按机器零处理
- 注意IEEE754浮点数与采用补码表示阶码和尾数的浮点运算法则的相同和不同之处
- 考研真题
  - 真题
程序中的数据表示与运算（常考）
- 汇编语言中的数据类型
  - 寄存器、存储器操作数本没有数据类型
  - 对该数进行何种数据类型的操作完全取决于指令功能
  - 有符号运算、无符号运算、定点运算、浮点运算指令
- 💎C语言中数据类型
  - 整型
    
    有符号整型包括char、short、int、long
    
    分别采用8、16、32、64位补码进行表示
    
    通过unsigned声明为无符号类型
  - 整型运算溢出问题
    
    有符号整数和无符号整数、浮点数都存在运算溢出的问题
    
    C语言不做溢出判断，需要程序员特别注意
    
    考研真题
    
    真题1
    
    真题2
  - 浮点型
    
    C语言中常见的浮点数为float、double
    
    分别对应IEEE 754中的单精度和双精度浮点数
    
    不同数据类型的运算会在编译器的翻译下变成不同类型的汇编指令
  - 💎强制类型转换
    
    相同位宽的整型数据进行强制转换时机器码保持不变
    
    小字长转大字长时
    
    无符号整型进行零扩展
    
    有符号整型进行符号扩展
    
    大字长转小字长时直接将机器码截短
    
    float→double：由于double型数据的尾数、阶码宽度都比float型大，因此其表示范围更大、精度更高，转换后的 double 型数据与原 float 型数据完全相等。
    
    double→float：大数转换时可能发生溢出，高精度数转换时会发生舍入。
    
    float/double→int：小数部分会截断，大数转换时可能会溢出。
    
    int→float：两种类型都是 32 位，所表示的状态数是一样的，在数轴上表示的数据并不完全重叠，float 型用其中一部分状态表示了更大的整数和小数；int 型中一些比较大的整数无法用float型精确表示。浮点数尾数连隐藏位在内一共24位，当int型数据的24～31位数据非0时，无法精确转换成 24 位浮点数的尾数，此时会发生精度溢出，需要进行舍入处理。
    
    int→double：浮点数尾数字段为 53 位，可以精确表示所有 32 位整数。
    
    实例
    
    📜考研真题
    
    真题1
    
    真题2
算术逻辑单元ALU
- 串行加减法电路
  - 串行加法器
    
    将n个全加器进位信号串联即可得到n位的加法电路
    
    注意时间延迟分析，电路内部有并行性，详见教材
    
    进位链依赖，运算速度和位数是线性关系，速度较慢
  - 可控加减法电路
    
    减法变加法，输入增加异或门，控制位送进位输入，逐位取反，末位加1
    
    有符号无符号运算均适用，区别是溢出检测逻辑
- 并行加法器
  - 主要原理
    
    采用先行进位电路提前得到所有进位位
    
    各位的求和运算可以并发运算
    
    注意先行进位电路也有开销和时间延迟
  - 进位生成函数
  - 进位传递函数
  - 进位信号仅仅与G，P，C0有关
  - 先行进位电路
  - 四位快速加法器
  - 先行进位电路级联
    
    多级先行进位方式：组内并行，组间并行
    
    可以尝试进行延迟分析，详见教材
- ALU功能和结构
  - 定点运算器
    
    算术逻辑运算单元ALU
    
    算术逻辑运算单元是运算器的核心，由它实现算术逻辑运算
    
    通用寄存器组
    
    通用寄存器组的作用是暂存参加运算的数据、运算的中间结果或最后结果
    
    输人选择电路
    
    输入选择电路的作用是对若干个数据的输入进行选择或控制
    
    输出控制电路
    
    输出控制电路对加法器的输出进行控制
  - 💎运算器结构
    
    单总线结构: 2个缓冲器，3个时钟完成运算
    
    双总线结构：1个缓冲器，2个时钟完成运算
    
    三总线结构：0个缓冲器，1个时钟完成运算
  - 运算流水线
    
    浮点流水线，将浮点运算的步骤进行细分
    
    不提升单个运算的性能，优化密集型浮点运算性能

三、存储系统

存储器概述
- 存储器分类
  - 按介质分
    
    磁存储器：机械装置，速度较慢，单位成本较低
    
    半导体存储：电子设备，速度快，单位成本高
    
    光存储器：便于携带，成本低廉，适合电子出版
  - 按存取方式分
    
    顺序存储器：访问时间与存储单元位置有关，如磁带
    
    随机存储器：访问时间与存储单元位置无关，如半导体
    
    直接存储器：顺序、随机的折中，如磁盘
  - 按信息的可改写性分
    
    读写存储器RAM
    
    只读存储器ROM
  - 按信息的可保存性
    
    易失性：掉电数据丢失，如SRAM，DRAM等
    
    非易失性：掉电数据不丢失，如磁盘，闪存等
  - 按存储功能和速度分
    
    寄存器、cache、主存、外存等
- 主要技术指标
  - 存储容量
    
    存储器可以存储的二进制信息总量
  - 存取时间
    
    启动一次存储器的操作到该操作完成所经历的时间
  - 存取周期
    
    连续启动两次访问操作之间的最短时间间隔
    
    存储周期大于存取时间，用户读写操作后复原
  - 存储器带宽
    
    单位时间内存储器所能传输的信息量
    
    常用的单位包括位/秒或字节/秒
- 存储器的层次结构
  - 理想存储器
    
    速度快、容量大、成本低（做梦）
  - 基本原理
    
    💎利用程序局部性的原理，从系统级将速度、容量、成本各异的存储器有机组合在一起，从而全方位优化存储系统的各项性能指标，构建理想存储器
    
    上层给下层做缓冲，提升命中率，让数据尽量在上层访问，详见cache机制
  - 层次结构
- 主存的基本结构
  - 原理图
  - 💎地址与容量关系
    
    地址译码器
    
    最小项生成器（不懂的看看数字逻辑，后面还会用到）
    
    给出一个地址，只有唯一一根输出有效，选中一个存储体单元
    
    n位地址经过译码器产生 $2^n$ 个译码线
    
    生活中的例子，3位10进制门牌号可以编码 $10^3$ 个地址
    
    存储器地址只是换成了2进制，所以n位地址可以寻址 $2^n$ 个存储单元
    
    已知容量为C，地址线根数为 $log_2C$
    
    C语言中的指针实际就是内存单元地址，所有指针变量是无符号类型
- 💎主存中数据的存放
  - 存储单元
    
    存储单元的大小和机器字长相关
    
    一个存储周期可以访问一个机器字长的存储单元
    
    64位计算机一次可以访问64位的数据
  - 💎地址访问模式
    
    存储单元可按不同的大小访问 (都是一个存储周期)
    
    字节访问、半字访问、字访问（机器指令支持）
    
    字节地址、半字地址、字地址
    
    实际计算机中只有字节地址
    
    半字地址=字节地址<<1 相对字节地址少1根
    
    字地址=字节地址<<2 相对字节地址少2根
    
    不同地址访问模式
  - 💎大端小端方式
    
    小端方式：存储器的低字节地址单元中存放的是数据的最低字节
    
    大端方式：存储器的低字节地址单元中存放的是数据的最高字节
  - 💎数据的边界对齐
    
    有利于减少访问时间，但会造成主存空间浪费
    
    short按双字节对齐
    
    float类型按4字节对齐
    
    double按8字节对齐
    
    复杂数据结构也会考虑对齐问题
半导体存储器
- SRAM存储器
  - 1位存储体构成
    
    6个MOS管
    
    2个工作管
    
    2个功耗管
    
    2个门控管
    
    SRAM组成详解
    
    📈六管SRAM结构图
    
    T1，T2工作管，源级和栅极互相耦合的MOS管，漏级接地
    
    T4，T4负载/功耗管，负责补充电荷，避免MOS管的泄漏电流
    
    T5，T6，行地址门控管，栅极高电平，打开，否则断开
    
    6管SRAM单元存储1个比特
    
    工作管的导通和截止状态表示数据
    
    MOS管导通截止
    
    两个稳态，AB电位10或01
    
    利用互相耦合的MOS电路的导通截止状态存储数据
    
    易失性
  - SRAM读写原理
    
    读出：行列同时选通，位线数据差分放大检出
    
    写入：行列同时选通，数据从位线写入
    
    SRAM读写原理详解
    
    📈SRAM读原理
    
    同时给出行选和列选信号，打开T5，T6，T7，T8门控管
    
    将I/O以及~I/O信号经I/O电路放大得到数据
    
    SRAM写原理
    
    同时给出行选和列选信号，打开T5，T6，T7，T8门控管
    
    将写入数据加载在I/O以及~I/O端
    
    📈写入过程原理图
  - SRAM特征
    
    性能好，读写对称，性能一样
    
    功耗大，密度低，单位容量成本高
  - SRAM芯片
    
    数据总线双向
- DRAM存储器
  - 1位存储体构成
    
    1个工作管+1个工作电容
    
    利用工作电容是否带电荷表示数据
    
    易失性
  - 访问过程
    
    预充、访问、信号检测、数据恢复、数据读/写
  - DRAM特性
    
    行列分时选通，相比SRAM速度慢，电容会泄露丢失数据，需要定时刷新
    
    存储密度高，功耗低，价格便宜，速度慢
  - DRAM刷新
    
    按行刷新
    
    刷新行地址由刷新控制器提供
    
    最大刷新周期
    
    信息存储到数据丢失之前的这段时间
    
    集中刷新
    
    集中安排时间刷新，存在死区，CPU长时间得不到响应
    
    分散刷新
    
    一个存储周期细分为CPU访内和刷新两部分，存储周期变慢
    
    异步刷新
    
    在最大刷新周期内每隔一段时间刷新一行
    
    效率最高
  - DRAM芯片
    
    行列地址复用，地址线减半，数据输入，输出分开，数据线倍增
  - DDR存储带宽(了解)
    
    以 DDR4-3200 为例
    
    3200 为等效传输频率 f，单位为 MHz
    
    数据位宽 w = 8 字节
    
    则内存带宽 B = f ×w = 3200×8 = 25.6GB/s
    
    由于时钟上跳沿和下跳沿各完成一次数据传输，因此数据总线频率为 3200/2 = 1600MHz，
    
    DRAM 的工作频率为 1600MHz/8 = 200MHz （DDR2/3/4 频率倍数分别是2,4,8）
    
    有兴趣可以了解下DRAM存储带宽计算（参考教材）
- 只读存储器
  - ROM
    
    只读存储器
    
    利用开关电路存储数据
  - PROM
    
    可编程一次
    
    利用熔丝或反向二极管存储数据
  - EPROM
    
    可擦除可编程
    
    利用浮置栅存储数据
    
    紫外线擦除，高压写入
  - EEPROM
    
    电可擦除
    
    在EPROM基础上增加控制栅极
- Flash存储器
  - 闪存，和EEPROM类似
  - U盘，SSD固态盘使用
- 📜考研真题
  - 真题1
  - 真题2
主存储器与CPU的连接
- 存储器与 CPU 的连接
  - 连接地址线，数据线，控制线
- 💎存储扩展
  - 位扩展：（数据总线扩展）
    
    数据总线宽度不匹配：字位扩展=字长扩展=数据总线扩展
    
    多芯片并发：提供更多的数据位
    
    📈字长扩展原理图
  - 字扩展：（地址总线控制）
    
    地址总线宽度不匹配：字数扩展=容量扩展=地址总线扩展
    
    高位用译码器进行芯片片选
    
    如果低位片选就变成了交叉编制模式
    
    译码器的功能就是最小项生成器，具体见数字逻辑课程
    
    多芯片串行：同一时刻只有一个芯片工作
    
    需明确每个存储芯片在全局范围内的地址空间
    
    字数扩展原理图
  - 字位同时扩展
    
    二者都不匹配：综合扩展
    
    📈
    
    注意译码器输出对应芯片地址范围，有考过
    
    📈图中第一组ROM的地址范围和第三组RAM地址范围是多少？
    
    考研真题
    
    真题1
双口RAM和多模块存储器
- 双端口存储器
  - 一个存储器，两套独立读写逻辑，带宽提升一倍
  - 两端口存在访问冲突
    
    同一单元同时写
    
    同一单元一读一写
  - 图解
- 单体多字存储器
  - 一个地址，多个存储字，多个存储单元并发
  - 扩大了数据总线宽度
  - 双通道内存
    
    📈联动模式和非联动模式双通道内存
- 多体交叉存储器
  - 顺序编址：高位片选，用于扩充容量，存在单点故障
  - 交叉编址：低位片选，用于提升速度，流水方式访问
  - 📈图解
- 📜考研真题
  - 真题
高速缓冲存储器(cache)
- cache的基本原理
  - 主要思路
    
    💎CPU 与主存之间增加一个隐藏的小容量的快速的SRAM 存储器，将 DRAM 主存中经常访问或即将访问的数据的副本调度到 SRAM中，使得大部分数据访问都可以在快速的 SRAM 中进行，从而提升系统读性能，写性能可以通过写回策略提升。
  - 程序局部性原理
    
    时间局部性
    
    当程序访问一个存储位置时，该位置在未来可能会被多次访问
    
    常用变量、程序的循环结构和过程调用
    
    空间局部性
    
    一旦程序访问了某个存储单元，则其附近的存储单元也即将被访问。
    
    数组、结构体、顺序指令
  - 常用术语
    
    数据块：主存，cache均划分位大小相同的块
    
    块具有预读的作用
    
    块过大时间局部性利用不佳
    
    块过小空间局部性利用不佳
    
    cache行，槽：包括数据副本和描述数据副本的元数据
    
    标记、标志、置换标志
    
    命中hit、缺失miss
    
    命中率、缺失率
    
    平均访问时间
    
    cache访问效率
- 💎cache读写基本流程
  - cache读流程
    
    命中直接访问cache，确实访问主存，并将数据块载入cache
  - cache写流程
    
    命中根据写入策略写入，不命中根据写分配策略写入
- cache实现机制
  - 💎查找机制
    
    硬件查找：相联存储器
    
    不按地址进行访问，按内容进行访问
    
    所有存储单元与关键字并发比较
    
    成本高：需要多路比较器
    
    📈图解
  - 💎映射机制
    
    全相联
    
    基本特征
    
    主存块可以映射到任何一个cache行
    
    查找时n路并发比较，硬件成本高
    
    命中率高，cache利用率高
    
    cache满时需要淘汰算法
    
    全相联cache容量计算
    
    cache行内容
    
    valid位（区分是否有数据）
    
    主存块地址tag
    
    数据块副本
    
    脏数据位
    
    置换标记位
    
    cache容量 = 行数 *cache行容量
    
    全相联图解
    
    只是成本高，其访问速度比直接相联更快
    
    全相联工程实现
    
    CPU与cache之间交换的单位是字
    
    cache与主存交换单位是块
    
    直接相联
    
    基本特征
    
    主存块只能映射到唯一的cache行
    
    查找时只需一个比较器，硬件成本低
    
    命中率低，cache利用率低
    
    无淘汰算法，有冲突，直接置换
    
    直接相联cache容量计算
    
    cache行内容
    
    valid位（区分是否有数据）
    
    区地址
    
    数据块副本
    
    脏数据位
    
    置换标记位
    
    cache容量 = 行数 *cache行容量
    
    直接相联图解
    
    📈
    
    直接相联工程实现
    
    📈增加了行索引译码器，所以其访问延迟比全相联慢
    
    组相连
    
    折中实现，是直接相联和全相联的通用模型
    
    查找成本，命中率，利用率折中
    
    地址划分对比
    
    r=0 全相联 d=r 直接相联
    
    📈搞懂组相联，其他两个都ok，注意地址划分
    
    📈图解
    
    组相联有两种方式，考研第一次出现的时候出现歧义
    
    这里只关注最容易理解的一种
    
    工程实现
    
    成本低，多路比较器数目变少
  - 替换策略
    
    FIFO 先进先出
    
    每个数据块一个计数器（硬件成本）
    
    每次访问所有计数器+1
    
    替换计数值最大的行（时间最久）
    
    容易出现颠簸现象
    
    LFU 最不经常使用
    
    每个数据块一个计数器（硬件成本）
    
    访问命中的块计数器+1
    
    替换计数值最小的行（访问次数最少）
    
    历史访问计数并不能反映当前热度
    
    LRU 近期最少使用
    
    每个数据块一个计数器（硬件成本）
    
    访问命中的计数器清零
    
    替换计数值最大的行（近期最少使用）
    
    近期最少使用，能反映当前数据热度，命中率高
    
    随机替换
    
    无计数器，成本最低，命中率低
    
    随机不一定效率低，在虚存TLB中采用
  - 写入策略
    
    写回
    
    产生不一致性，有脏数据，写响应快
    
    提升写速度，减少访存次数
    
    写穿
    
    不一致性，无脏数据，写响应慢
    
    写分配策略
    
    写入缺失时是否分配cache块
  - 📜考研真题（重点内容）
    
    真题1
    
    真题2
虚拟存储器VM
- 基本概念
  - 在硬件和OS联合管理下，将磁盘空间、内存空间构成一个更大的虚拟地址空间，让更多的更大的程序在有限的内存空间运行，主要作用是扩大主存地址空间，进行存储保护
  - 采用了类似cache的技术
    
    相同之处
    
    将经常访问的数据放到快速存储器中
    
    提升性能
    
    数据分块或分页
    
    不同之处
    
    cache解决性能问题，VM解决容量问题
    
    cache硬件实现，VM软硬协同
    
    cache透明，VM对应用程序员透明，对系统程序员不透明
    
    VM确实性能损失过大
  - 实例
    
    Windows页面文件，交换分区
    
    实模式：物理地址模式，嵌入式系统，OS引导之前
    
    保护模式：虚拟地址模式，OS引导之后
  - 分类
    
    页式虚拟存储器（考研重点，多次和cache一起考，结合OS一起复习）
    
    以固定大小页为单位，常见4KB，也有更大的页
    
    无碎片，存储共享保护不方便
    
    段式虚拟存储器（OS课程复习，组成未考过）
    
    以段为单位，存储共享保护容易、易产生碎片
    
    段页式（OS课程复习，组成未考过）
- 页式虚拟存储器
  - 基本原理
    
    虚拟地址VA和物理地址PA
    
    内存与虚拟空间均划分为固定大小的页
    
    虚拟地址空间比实际物理地址空间大
    
    应用场景：保护模式下机器指令所使用的地址是虚拟地址
    
    内存管理单元MMU实现VA到PA的转换
    
    按需载入，采用cache类似机制进行淘汰
    
    操作系统loader加载程序到主存时仅仅建立页表映射关系，将页表项中的地址指向磁盘地址，程序运行时发生缺页时才将磁盘地址对应的页调入内存
    
    物理内存页面满后，利用cache类似机制进行替换，但注意缺页时缺失损失远大于cache
  - 页表结构
    
    每个虚页在页表PageTable中有一个页表项目PTE
    
    PTE=PageTable[VPN]
    
    PTE中valid=0表示无效
    
    页表项中还包括PPN或磁盘地址
    
    📈图解
    
    页表大小和虚页数有关系，页表体积较大，页表常驻内存，每个进程一个独立的页表，通常OS中采用多级页表减少页表体积，进程切换时通过切换页表基址寄存器来快速切换页表（有可能两个页表，用户态一个，内核态一个）
    
    一级页表过大，目前操作系统采用多级页表
  - 💎页表地址转换过程
    
    用VPN作为索引访问页表得到valid=1时，页命中，直接得到PPN，否则缺页
    
    📈图解
  - 虚拟地址访问流程
    
    页命中（不考虑cache）
    
    页缺失（不考虑cache）
    
    增加cache层次
  - 💎TLB
    
    多级页表需要反复查找页表，会大大降低转换速度
    
    cache中的页表块粒度过大
    
    增加一个TLB快表缓存最经常访问的页表项，提升命中率，加速地址转换
    
    💎CPU访存过程
    
    📈流程图
    
    命中组合
    
    📜考研真题（3次大题，cache，虚存混合一起，OS也考过）
    
    真题1
    
    真题2
    
    真题3
    
    真题4
    
    真题5

四、指令系统

指令系统基本概念
- 指令是计算机执行某种操作的命令，一台计算机中所有机器指令的集合称为指令系统。
- 机器语言指令是计算机硬件与软件的界面，也是用户操作和使用计算机硬件的接口。软件层次的指令需要经过“翻译”成机器语言指令后才能被计算机硬件识别并执行。
  - 一条高级语言指令被“翻译”(编译或解释)成多条机器语言指令
  - 一条汇编语言指令(不包含伪指令)对应一条机器指令
  - 一条机器指令功能的实现依赖于多条微指令的执行
- 完善的指令系统特征
  - 完备性、规整性、有效性、和兼容性
指令格式
- 指令基本格式
  - 指令格式
  - 指令长度
    
    一条指令所包含的二进位数
    
    按与机器字长的关系分
    
    半字长指令
    
    单字长指令
    
    多字长指令
    
    多字长影响取指令速度，需要多个主存周期
    
    按指令长度是否统一
    
    定长指令：便于处理(包括计算地址、取指令、指令译码)
    
    变长指令：指令结构紧凑，程序占用空间少，但不便于处理
  - 操作码：指明指令的具体操作性质
    
    定长操作码
    
    操作码长度n与指令规模m的关系
    
    $n \geq log_2m$
    
    有利于指令译码，简化控制器设计
    
    但操作数地址位数有限
    
    变长操作码
    
    💎扩展操作码: 将指令的操作码字段向不用的地址码字段扩展
    
    充分利用字长，增加指令数，指令译码麻烦，控制器设计复杂
    
    图解
    
    3种指令操作码部分不得重叠，否则无法区分，译码
    
    短码不能是长码的前缀
    
    设双操作数指令数为k, 显然 $k<2^8$
    
    $2^8-k$ 为多余状态，可用于表示其他类型指令
    
    $2^8-k$ 可用于单操作数指令的条数= $（2^8-k）*2^{12}$ ， $2^{12}$ 是多余12位组合
  - 地址码：地址码用于描述操作数
    
    三地址、二地址、单地址、零地址
    
    地址码可能分为寻址特征位和形式地址两部分
  - 📜考研真题
    
    真题1
- 指令字长度
指令的寻址方式
- 有效地址的概念
- 寻址方式的定义
  - 寻找指令或操作数有效地址的方法
  - 数据寻址和指令寻址
- 指令寻址
  - 顺序寻址方式：
    
    💎PC =PC+ ”1” ,这里的“1”表示一条指令所占用的主存单元数(按字节编址)
    
    MIPS32中 PC=PC+4
  - 跳跃方式寻址
    
    PC = 转移地址值
    
    转移地址值可能直接来自指令中的形式地址字段,也可能通过计算后得到
- 💎操作数寻址
  - 概念：指明操作数的有效物理地址
  - 构成：把操作数部分分为【寻址特征I】+【形式地址D】
  - 立即数寻址
    
    指令的形式地址字段给出的就是操作数,不需要计算有效地址
    
    无需访存，指令执行速度快，但立即数大小受字段长度限制
  - 直接寻址：E = D
    
    指令的形式地址字段给出的就是操作数的地址；
    
    寻址范围受字段长度限制
  - 寄存器寻址：S=R[D]
    
    操作数在寄存器中，D为寄存器编号
    
    无需访存，执行速度快
  - 间接寻址：E=(D)
    
    形式地址字段给出的是操作数存储单元的地址
    
    需要访问两次主存才能取出操作数，慢，已淘汰
    
    可有效扩大寻址空间至整个主存范围
  - 寄存器间接寻址：E= R[D]
    
    指令的形式地址字段所指寄存器的值是操作数的地址；
    
    相对间接寻址速度更快，也可扩大寻址范围
  - 相对寻址：E=(PC) + D
    
    由指令的形式地址字段给出的偏移量与PC的值相加得到数据的有效地址。
    
    形式地址决定了指令前后跳转的范围
    
    注意很多指令系统相对寻址都是相对下一条指令的PC值
  - 基址寻址：E =(BX)+ D
    
    基址寄存器(设为BX)的值与指令的形式地址字段给出的偏移量相加得到操作数的有效地址
  - 变址寻址：E = R[X]+D
    
    变址寄存器(设为X)的值与指令的形式地址字段给出的偏移量相加得到操作数的有效地址
    
    变址寄存器为通用寄存器
  - 复合寻址
    
    变址＋间接寻址方式：EA= ((X)+ D)
    
    间接寻址＋变址方式：EA= (X)+(D)
    
    相对＋间接寻址 : EA=((PC)+D)
  - 堆栈寻址
    
    硬件堆栈，成本高，容量小
    
    栈顶不动，数据移动
    
    内存堆栈，成本低，容量大
    
    数据不动，栈顶移动
    
    入栈操作：SP = （SP）-1 ， M[SP]= (R)；
    
    出栈操作：R =(M[SP])，SP=SP-1 ；
    
    📈图示
  - 📜考研真题
    
    真题1
    
    真题2
指令格式设计
- 定长/变长/混合编码指令格式?
- 操作码的设计
  - 根据指令完备性要求选择操作码字段位数
  - 是否采用扩展操作码
- 地址码的设计
  - 既要为指令提供操作数，又要满足指令系统的有效性和规整性要求
  - 地址码的设计往往还与寻址方式有关
    
    用间接寻址方式缩短地址码长度
    
    用变址寻址方式缩短地址码长度
- 寻址方式字段的设计
  - 把寻址方式与操作码一起编码
  - 设置专门的寻址方式字段
💎CISC和RISC的基本概念
- 复杂指令系统计算机CISC
  - 变长指令字结构
  - 指令系统复杂庞大且指令数目多
  - 指令格式种类多
  - 指令寻址方式种类多
  - 指令译码复杂
  - 大多数采用微程序设计
  - 指令执行速度慢
- 精简指令系统计算机RISC
  - 等长指令
  - 寻址方式少且简单
  - Load/Store架构: 只有取数和存数指令访问存储器
  - 指令数量和指令格式少、指令功能简单
  - CPU内部设置了大量的寄存器
  - 控制器多采用硬布线方式
  - 大多数指令可在一个时钟周期内完成、支持指令流水并强调指令流水的优化使用
  - 设计方便，可靠性高，设计周期短
- CISC和RISC近年来在技术上互相融合
- 📜考研真题
  - 真题1
MIPS指令特点(32位MIPS为例)
- Load/Store架构
- 指令格式规整，寻址方式简单，指令功能简单
- 只有R型、I型和J型三类指令
  - 指令格式图解
- 32个32位的通用寄存器
- 32位定长指令结构
- 操作码字段长度固定为6位
- 没有寻址方式字段，5种寻址方式
  - 寄存器寻址、立即数寻址、变址寻址、相对寻址、伪直接寻址
📜考研真题
- 真题1
- 真题2
- 真题3

五、中央处理器

CPU的功能和组成
- CPU功能
  - 程序控制
    
    控制程序中的指令按事先规定的顺序自动地执行
  - 操作控制
    
    产生指令执行过程中所需要的操作控制信号
  - 时间控制
    
    对每个操作控制信号进行定时
  - 数据加工
    
    对数据进行算术或逻辑运算
  - 中断处理
    
    处理随机产生的内部异常和外部中断请求
- 💎CPU中的主要寄存器
  - 程序计数器(PC)
    
    PC保存将要执行的指令地址
  - 存储器地址寄存器(AR)【可选】
    
    AR通常用来保存访存地址，无论CPU取指令还是存储数据，都必须先将要访问的主存单元地址送AR。
  - 存储器数据寄存器(DR)【可选】
    
    DR作为CPU和主存之间的数据缓冲寄存器用于存放操作数、运算结果或中间结果，以减少访问主存的次数；
    
    也可存放从主存中读出的数据，或准备写入主存的数据。
  - 指令寄存器(IR)【可选】
    
    IR 用于保存指令字，从主存取出的指令存放在IR 中
  - 通用寄存器组(GR)【程序员可见】
    
    可作为ALU的累加器、变址寄存器、地址指针、指令计数器、数据缓冲器，用于存放操作数（包括源操作数、目的操作数及中间结果)和各种地址信息等。
  - 程序状态字寄存器(PSW)【可选】【程序员可见】
    
    PSW用于保存由算术运算指令、逻辑运算指令、测试指令等建立的各种条件标志。
    
    常见的状态信息包括进位标志(C)、溢出标志(V)、结果为负数标志(S)及结果为零标志(Z)等
  - 程序员不可见的寄存器包括PC、AR、DR、IR等，称为透明寄存器
  - 📜考研真题
    
    真题1
    
    真题2
- CPU的组成
  - 运算器
    
    运算器是执行部件，由算术逻辑单元和各种寄存器组成。运算器接受控制器的命令执行算术运算、逻辑运算及逻辑测试等功能
    
    通用寄存器GR，程序状态寄存器PSW
  - 控制器
    
    取指令、计算下一条指令的地址、对指令译码、产生相应的操作控制信号序列，形成完成指令所需要的数据通路，控制指令执行的步骤和数据流动的方向。
    
    AR、DR、PC、IR
指令执行过程
- 指令执行的一般流程
  - 📈图解
- 💎指令周期
  - 定义
    
    将一条指令从取出到执行完成所需要的时间称为指令周期
    
    简单划分
    
    取指周期
    
    负责取指令
    
    执行周期
    
    负责指令执行
    
    还可以进一步细分，如间址周期
    
    中断周期
    
    指令执行完毕后处理中断
    
    指令周期的划分不尽相同
    
    不同功能的指令
    
    不同寻址方式
    
    和不同计算机系统对
  - 💎传统三级时序
    
    指令周期可划分成若干个机器周期(也称为CPU周期)
    
    机器周期：取指令所需要的最短时间，指令cache命中时最短
    
    一个机器周期又包括若干时钟周期，可以进行一系列复杂的操作
    
    一个时钟周期只能进行简单的微操作，如寄存器写入
    
    一个机器周期又分成若干个节拍电位时间段，
    
    通常以CPU完成一次微操作所需要的时间为基础来定义节拍电位的时间。
    
    一个节拍电位中又包含1个或多个节拍脉冲
    
    教材中的例子都是1个节拍
  - 现代时序系统
    
    已经不再使用机器周期、节拍电位和节拍脉冲三级时序体制，指令执行过程中的定时信号就是时钟信号，一个时钟周期就是一个节拍，不再设置节拍脉冲
数据通路的功能和基本结构
- 数据通路的基本概念
  - 数据在功能部件之间传送的路径称为数据通路。
  - 运算器与各寄存器之间的传送路径就是中央处理器内部的数据通路。
  - 指令功能不同，指令执行过程中所用到的功能部件不同，其数据通路也不同
- 2种数据通路结构
  - 数据通路构成
    
    数据处理单元（组合逻辑）
    
    状态存储单元（时序逻辑）
    
    📈图解
    
    数据通路的时钟频率取决于数据处理单元的关键延迟
  - 数据通路分类
    
    总线结构：实现简单，总线复用，效率低下
    
    专用通路：硬件复杂，指令执行效率高
- 💎基于单总线结构的数据通路
  - 基本特征
    
    CPU 中的运算器、控制器、寄存器堆等核心部件均通过一条内部的公共总线连接起来
    
    同一时刻只有一个部件向总线输出数据
    
    数据传输只能分时使用总线
  - 数据通路图解
    
    📈指令周期图解
- 基于专用通路结构的数据通路
  - 基本特征
    
    各功能部件之间均基于专用的数据传输通路连接
    
    各通路中的数据可并行传输，控制较总线结构要简单
  - 💎单周期MIPS
    
    所有指令一个时钟周期完成，CPI=1，但时钟频率取决于最慢的LW指令
    
    数据、指令分开存放保证取指令和取操作数并行
    
    运算PC、运算分支地址、运算数据所需的ALU分别设置，成本较高
    
    控制器为组合逻辑，不同指令产生不同的控制信号组合，形成对应的数据通路
  - 多周期MIPS
    
    不再区分指令存储器和数据存储器，指令和数据保存在同一存储器中
    
    部分功能单元，如 ALU可在一条指令执行过程的不同时钟周期中多次使用，不需要额外设置ALU或加法器
    
    主要功能单元输出端都增加了一些附加寄存器，暂存当前时钟周期加工处理的数据给后续时钟周期使用
    
    DR、IR
    
    A、B 缓存寄存器操作数
    
    C 缓存分支地址或ALU运算结果
    
    增加和扩展了部分多路选择器
    
    增加了ALU控制器
    
    专门负责产生 ALU 的运算选择控制信号 AluOP
    
    方便合并R型运算指令以及I型指令的状态机
    
    📈指令周期图解
    
    注意S2，S5状态可以合并，R型运算指令共享S8~S9路径，I型运算共享S10~S11路径
    
    控制器是时序逻辑，需要实现尚需状态机，每一个圆圈一个时钟周期
    
    不同指令时钟周期数不一样
- 📜考研真题
  - 真题1
  - 真题2
  - 真题3
  - 真题4
  - 真题5
  - 真题6
中央处理器的定时
- 控制方式
  - 同步控制方式
    
    选取部件中最长操作时间作为统一的时间间隔进行时序同步。
    
    教材中例子都是同步
  - 异步控制方式
    
    系统不设立统一的时间间隔标准，各部件设置各自的时序系统，分别实现各自的时序控制，主要采用异步应答通信机制实现
  - 联合控制方式
    
    将同步控制与异步控制相结合，对大多数需要节拍数相近的指令，采用同步控制；而对少数需要节拍数多的指令或节拍数不固定的指令，采用异步控制
- 💎传统三级时序
  - 机器周期电位、节拍电位、节拍脉冲
  - 📈时序图
    
    一条指令包括x个机器周期，一个机器周期包括y个节拍，一个节拍包括z个脉冲
    
    x，y，z的值与指令寻址方式，CPU设计等有关，可固定，也可以变化
    
    节拍电位变化的时刻决定了控制信号产生的时刻
    
    节拍电位的长度决定控制信号的持续时间
    
    脉冲跳变时刻决定寄存器，存储器锁存时刻
    
    为满足寄存器的定时机制，正确写入数据，节拍电位变化时刻应该和脉冲跳变时刻错开
- 现代时序
  - 只有时钟周期，指令执行过程是时钟驱动的状态机
- 时序发生器
  - 功能
    
    输入时钟脉冲信号，指令译码信号、反馈信号持续不断的产生状态周期电位和节拍电位，操作控制器利用这些周期、节拍电位信号对操作控制信号进行时序的调制，生成控制信号序列
  - 输入：clk，指令译码、反馈信号
  - 输出：状态周期电位，节拍电位
  - 📈图解
  - 设计思路
    
    利用数字逻辑同步时序电路设计方法进行构造，根据状态机进行实现
    
    定长指令周期状态机
    
    状态切换只与时钟信号有关
    
    变长指令周期状态机
    
    状态切换还与指令译码有关
- 📜考研真题
  - 真题1
操作控制器
- 控制器的设计方法
  - 硬布线：硬布线控制器采用数字逻辑电路的方法设计
  - 微程序：而微程序控制器是利用软件方法设计，存储逻辑，软时序
  - 微程序控制器是具有规整性、灵活性、可维护性等一系列优点，在计算机设计中得到了广泛应用，并取代了早期的硬布线控制器设计技术，但随着VLSI技术的发展和对机器速度不断提高的要求，硬布线设计思想又重新得到了重视。
- 硬布线控制器设计
  - 💎基本思想
    
    硬布线控制器中微操作控制信号是指令译码输出、时序信号和状态条件信号的逻辑函数，可用布尔代数写出逻辑表达式，再用门电路和触发器实现。根据定时机制的不同分为传统三级时序和现代时序两种，现代时序的核心逻辑是有限状态机。
  - 传统三级时序硬布线控制器
    
    设计原理
    
    硬布线控制器是组合逻辑
    
    输入：指令译码、状态周期电位、节拍电位、反馈信号
    
    输出Cn：微操作控制器信号序列
    
    逻辑函数
    
    例子
    
    📈图例
    
    设计流程
    
    (1) 分析指令执行的数据通路，列出每条指令在所有寻址方式下的执行操作流程和每一步所需要的控制信号。
    
    (2) 对指令的操作流程进行细化，将每条指令的每个微操作分配到具体的机器周期的各个时间节拍信号上，即对操作控制信号进行同步控制。
    
    (3) 根据控制信号同步控制方式构造合适的时序发生器。
    
    (4) 对每一个控制信号进行逻辑综合，得到每个控制信号的逻辑表达式。
    
    (5) 最后采用逻辑门或PLA 或 ROM实现逻辑表达式的功能。
  - 现代时序硬布线控制器
    
    设计原理
    
    核心是有限状态机
    
    控制信号是现态的函数
    
    📈图解
    
    设计流程
    
    (1) 分析指令执行的数据通路，列出每条指令在所有寻址方式下的执行操作流程和每一步所需要的控制信号。
    
    (2) 对指令的操作流程进行细化，将每条指令的每个微操作分配到具体时钟节拍上。
    
    (3) 以时钟周期为单位构建指令执行状态图，生成状态转换表，实现有限状态机电路。
    
    (4) 收集每一个控制信号产生的所有状态条件，得到每个控制信号的逻辑表达式。
    
    (5) 最后采用逻辑门或PLA或ROM实现硬布线控制器逻辑。
- 💎微程序控制器
  - 基本概念
    
    微命令：控制部件向执行部件发出的各种控制命令
    
    微操作：执行部件收到微命令后所进行的操作
    
    相容性微操作：能在同一个时钟周期内并行执行的微操作
    
    互斥性微操作：不能在同一个时钟周期并行执行的微操作
    
    微指令与微程序
    
    微指令：一个CPU周期或时钟周期中，一组实现一定操作功能的微命令的组合
    
    微指令格式
    
    操作控制字段：存储微操作控制信号
    
    每一位对应一个控制信号，也称微命令，可同时给出多个操作信号
    
    顺序控制字段：控制微程序执行顺序
    
    判别测试位：如果为1，要约定条件生成下一条微指令地址
    
    下址字段：判别测试条件为0时下一条微指令的地址
    
    图解
    
    微程序
    
    实现一条指令功能的若干条微指令的集合
    
    微指令的执行意味着其定义的所有控制信号被激活
    
    微程序的执行意味着控制一条指令执行所需要的控制信号按照一定的顺序依次被激活，是一种软时序
    
    1条指令=1段微程序
    
    1段微程序包括多条微指令
    
    1条微指令包括多个微命令
  - 💎微程序控制器组成
    
    微程序控制器组成原理
    
    初始化，微地址寄存器为0,控存0号单元为取指令微程序入口
    
    📈下址字段法
    
    计数器法
    
    判别测试位增加一个 $P_{end}$ ，表示最后一条微指令，下一条微指令应该返回取指微程序
  - 微程序制器的工作原理
    
    💎仿照程序设计的方法，把完成每条指令所需要的操作控制信号编写成微指令，存放到一个只读存储器(控存)中。每条机器指令对应一段微程序，当机器执行程序时依次读出每条指令所对应的微指令，执行每条微指令中规定的微操作，从而完成指令的功能，重复这一过程，直到该程序的所有指令完成。
    
    存储逻辑：控制信号序列不由硬件产生，而是像程序一样存储起来
    
    控制信号序列分解为若干时钟节拍
    
    一个节拍的控制信号编成一条微指令
    
    一条指令有多少节拍就对应多少条微指令，形成一段微程序
    
    取指令过程是公操作，取指令过程对应取指微程序，取指微程序为所有指令共享
    
    📈控存中的微程序图解
    
    软时序：依序执行微指令即可生成控制信号序列
    
    执行一条微指令，给出对应的控制信号
    
    微指令周期就是一个时钟周期，控制器信号的时间长度就是一个节拍
    
    软时序：按顺序执行微指令，就是按顺序给出控制信号
    
    指令取指执行→微程序执行→ 微指令执行→生成控制信号序列
  - 微程序控制器的设计流程
    
    (1) 分析指令执行的数据通路，列出每条指令在所有寻址方式下的执行操作流程和每一步所需要的控制信号。
    
    (2) 对指令的操作流程进行细化，将每条指令的每个微操作分配到具体的机器周期的各个时间节拍信号上。
    
    (3) 以时钟周期为单位构建指令执行状态图。
    
    (4) 设计微指令格式、微命令编码方法。
    
    (5) 根据指令执行状态图编制每条指令的微程序，按照状态机组织微程序存放到控存中。
    
    (6) 根据微程序组织方式构建微程序控制器中的地址转移逻辑，构建微程序地址转移逻辑、微地址寄存器μAR、控存之间的通路，实现微程序控制器。
  - 微指令及其编码方法
    
    微指令编码方法
    
    直接表示法
    
    将微指令的操作控制字段的每个二进制位定义为一个微命令，用该位的“1”或“0”表示相应的微命令的“有”或“无”
    
    简单，并行，速度快，微指令字长
    
    编码表示法
    
    将微指令格式中的操作控制字段分成若干组，每组中包含若干个互斥性微命令，将相容性的微命令安排在不同组
    
    应该预留空状态，表示任何一个互斥信号都不给出
    
    微指令字短、增加译码器延迟
    
    混合表示法
    
    将直接表示法与编码表示法混合使用。
    
    微指令格式
    
    水平微指令
    
    编程难，微程序短，并行性高，速度快，控存开销大
    
    垂直微指令
    
    编程易，微程序长，并行性差，速度慢，控存开销小，已淘汰
  - 📜考研真题
    
    真题1
指令流水线
- 指令流水线基本概念
  - 将一条指令的执行阶段划分成几个阶段，各阶段在不同的功能部件上并行执行，使得在同一个时钟周期内能同时解释多条机器指令，提高程序的执行速度，这就指令流水线。
  - 分类
    
    按流水级别
    
    部件功能级流水线：运算流水线
    
    处理机级流水线：指令流水线
    
    处理机间流水线
    
    按功能分
    
    单功能：单一功能
    
    多功能：各流水段之间可以通过组合实现多种功能
    
    按连接方式分
    
    静态流水线
    
    动态流水线
    
    按是否存在反馈分
    
    线性流水线：不存在反馈
    
    非线性流水线：存在反馈
  - 性能指标
    
    吞吐率：单位时间内流水线完成的任务数量
    
    加速比：不使用流水线的耗时/ 使用流水线的耗时
- 指令流水线的基本实现
  - 💎结构冲突
    
    定义：是由于多条指令在同一时钟周期使用同一操作部件而引起的冲突。
    
    解决方案
    
    增加资源
    
    可以通过增加加法器解决运算资源冲突
    
    使用分离的指令存储器和数据存储器
    
    延迟运行
    
    插入气泡延迟访存的方式解决访存引起存储器资源冲突
  - 💎控制冲突
    
    定义：当流水线遇到分支指令或其他会改变PC值的指令时，在分支指令之后载入流水线的相邻指令可能因为分支跳转不能进入执行阶段，这种冲突称为控制冲突，也称为分支冲突。
    
    解决方案：
    
    清空误取指令。在实际分支跳转时，将分支指令后续所有已经进入流水线的误取指令清空，但这种方法会带来流水线性能损失
    
    分支延迟槽，MIPS处理器
    
    动态分支预测技术使用，RISC-V处理器
  - 💎数据冲突
    
    定义
    
    后续指令要用到前面指令的操作结果，而这个结果尚未产生或尚未送到指定的位置，从而造成后续指令无法继续执行的状况。
    
    解决方案
    
    插入气泡：硬件阻塞，或软件插入nop指令，带来性能损失
    
    重定向/数据旁路：将产生后续指令需要的操作数的部件直接和后续指令的输入端连接，无性能损失，但Load-Use相关不能重定向，还是需要插入气泡
    
    编译优化：改变指令执行顺序
- 超标量和动态流水线的基本概念
  - 超流水技术
    
    增加流水线功能段数目，尽可能减少各段关键延迟时间，从而提高流水线主频的方式来提升流水线性能，如 Pentium pro 的流水线就多达 14 段。
  - 多发射
    
    静态多发射
    
    超长指令字
    
    编译程序挖掘出指令潜在的并行性
    
    动态多发射
    
    超标量技术
    
    每个时钟周期内可以并发运行多条指令
- 📜考研真题
  - 真题1
  - 真题2
  - 真题3
  - 真题3

六、总线

总线概述
- 总线基本概念
  - 总线定义
    
    早期总线是指连接多个计算机硬件功能部件的一组公共的并行传输信号线缆，用于在各功能部件之间进行信息传输
    
    现代总线是指连接多个计算机内部功能部件或多个计算机的通信系统，总线既包括相关的硬件（总线控制器、总线接口）、软件，也包括相关的通信协议
  - 总线复用
    
    减少引脚数目
    
    一组传输线具有不同功能
  - 总线设备
    
    主设备
    
    从设备
  - 总线标准
    
    对总线及总线接口的物理特性、电气特性、功能特性和时间特性的详细规范和协议，总线标准有利于不同厂家分工协作，也方便设备互换
  - 总线与三态门
    
    三态门具有高、低电平和高阻三种状态，可以用于总线的输出控制，避免数据冲突，也可以作为设备与总线之间的缓冲器，增强驱动能力，另外还可以用于实现有向总线。
- 总线分类
  - 按传输方向分
    
    单向传输总线
    
    双向传输总线
  - 按传输模式分
    
    并行传输总线
    
    串行传输总线
  - 按时序方式分
    
    同步总线
    
    异步总线
  - 按信号功能分
    
    数据总线：双向传输，传输数据，位宽与机器字长相关
    
    地址总线：单向传输，传输地址，位宽与主存空间有关
    
    控制总线：双向传输，传输控制命令或反馈信号
  - 按所处位置分
    
    片内总线: 芯片内部
    
    系统总线：连接各功能部件的总线
    
    I/O总线: 连接中低速I/O设备
    
    外部总线：连接计算机与外设
- 总线组成与性能指标
  - 总线的组成
    
    总线系统通常包括一组连接线缆和总线控制器。
    
    总线控制器主要负责总线控制权的仲裁以及总线资源的分配和管理，所有设备都必须通过总线接口与总线连接。可以通过总线复用技术减少总线线缆的数目，节省布线空间降低成本，但这种方式会带来性能损失。
    
    可以获得总线控制权的设备称为总线主设备，而被主设备寻址访问的设备称为从设备，正在使用总线的主设备称为活动主设备，传统计算机只有CPU、DMA控制器可以作为主设备，总线主控技术使得I/O设备也可以作为主设备与主存直接进行数据交互。
  - 总线性能指标
    
    总线宽度
    
    指数据总线的数量，如8位、16位、32位等。
    
    总线时钟频率
    
    同步传输总线中利用总线时钟进行同步，时钟频率越快，传输速度越快。
    
    总线传输周期
    
    指一次总线操作所需要的时间，简称总线周期
    
    包括总线申请阶段、寻址阶段、传输阶段和结束阶段等4个阶段。
    
    单时钟传输次数
    
    指一个总线时钟周期内传输数据的次数
    
    采用DDR、QDR技术该值分别为2和4
    
    总线的实际工作频率=总线时钟频率×单时钟传输次数
    
    💎总线带宽
    
    即在总线的最大数据传输率，单位是MB/s或GB/s。
    
    通常不考虑总线传输周期中总线申请和寻址阶段的开销
    
    总线带宽计算的是峰值性能。
    
    💎同步总线带宽= 总线宽度×总线时钟频率×单时钟传输次数
    
    💎串行总线带宽= 总线时钟频率×编码效率×并发通路数
    
    2020考过QPI总线，参考教材内容
- 📜考研真题
  - 真题1
  - 真题2
总线传输机制
- 💎总线传输过程
  - 标准传输模式
    
    申请阶段
    
    主设备提出总线申请
    
    寻址阶段
    
    获的总线的主设备发出要访问设备的地址和命令，启动从设备
    
    传输阶段
    
    主从设备传输数据
    
    结束阶段
    
    主设备让出总线使用权
  - 突发传送模式
    
    支持一个寻址阶段和多个数据阶段
    
    用于块传输的，适合在成组传送事务
  - 总线事务
    
    是指总线上一对设备之间的一次信息交换过程
    
    典型的总线事务类型有存储器读、存储器写、I/O读、I/O写、中断响应、DMA响应等。
    
    总线事务一般包括一次寻址阶段和一次数据阶段
- 总线的信息传送
  - 串行传送
    
    信息按从低位到高位的顺序逐位以脉冲方式传送，只有一条数据传输线，一次只能传送一位。根据数据传送方向的不同可分为单工、全双工和半双工3 种。
  - 并行传送
    
    并行传送是指一个信息的每位同时传送，每位都有各自的传输线，互不干扰，一次传送整个信息。
  - 并串行传送
    
    是对传送速度与传输线数进行折中的一种传送方式。如将16位数据分成两个8 位组传送。
  - 分时传送
    
    分时传送有两种含义，一是采用总线复用，二是指共享总线的部件分时使用总线。
  - 数据传送方式
    
    读写操作、块传送操作、写后读与读修改写操作、广播与广集操作4种。
- 📜考研真题
  - 真题1
  - 真题2
  - 真题3
  - 真题4
总线仲裁
- 集中式仲裁
  - 链式查询：总线允许信号按设备串行连接的顺序依次查询，接口和控制简单，但存在单点故障，优先级改变不灵活、响应速度慢。
  - 计数器定时查询：通过计数值决定查询总线请求的顺序。不存在单点故障，优先级可通过改变计数初始值改变，响应速度慢。
  - 独立请求：每个设备使用独立的总线请求线和应答线。优先级可通过编程改变，响应速度快。
- 分布式仲裁
  - 自举分布式仲裁：每个设备只有检测到比自己优先级高的设备没有总线请求时才能发总线使用请求信号。
  - 并行竞争仲裁方式：请求主设备直接将仲裁号通过“线或”方式发送到共享的仲裁线上，所有请求主设备都将仲裁线上的仲裁号与自己进行逐位比较，如果比自己大，则在仲裁线上撤销自己的仲裁号，最后竞争获胜的设备获得总线控制权。
  - 冲突检测分散式仲裁：每个部件独立地请求使用总线。请求总线时若检测到其他部件在使用总线，则等待；若无则置总线忙信号，并获得总线的使用权。使用过程中还要坚持监听总线以避免冲突。
总线定时
- 同步方式
  - 用公共时钟信号对传输过程的每一步进行控制
  - 一个总线周期进行一次完整的数据传送。一个周期结束另一个即开始
  - 优点：速度快；易实现
  - 缺点：主从设备强制性同步，速度不匹配；无法检验数据有效性
  - 适用于总线长度短；各部件存取时间接近的系统
- 异步方式
  - 用应答信号对传输过程进行控制
  - 传输双方通过“握手”实现定时控制
  - 优点：周期长度可变，适合速度差较大的设备
  - 缺点：控制复杂，慢
  - 分类
    
    不互锁：发出信号后过一段时间自动撤消
    
    半互锁：主设备发出请求后，必须等收到应答信号再撤销
    
    全互锁：双方必须收到应答信号后再撤销
- 半同步方式
  - 同步和异步方式的折中，在同步时钟的控制下进行采样和应答
  - 统一时钟的基础上，增加一个wait信号
  - 适合速度差异大的设备交互
- 分离事务通信方式
  - （1）主设备向从设备发出读请求信号，给出地址和请求命令
  - （2）当从设备进行应答后，主设备立即释放总线控制权
  - （3）从设备准备数据，此时总线用于处理其他总线事务
  - （4）从设备准备好数据后将作为主设备重新申请使用总线并将数据放置在数据总线上
  - （5）原主设备通过总线接收数据
  - 大大提高总线利用率，控制方式更加复杂。如PCIe 总线
总线结构
- 单总线结构
  - 所有功能部件都连接在同一总线上
  - 总线被不同设备分时使用
  - 单总线结构简单，使用灵活，扩充新设备容易
  - 但无法发挥高速设备的性能，系统总线负载重，计算机系统性能低下。
- 💎双总线结构
  - CPU、主存和I/O设备分别通过不同总线连接。
    
    包括增设单独存储总线结构的双总线结构
    
    采用桥接芯片分离CPU总线和I/O总线的双总线结构两种
    
    传统教材中DMA总线并不常见，PC中没有这种结构
  - 双总线结构一定程度上将高速设备和慢速设备进行了隔离，提升了系统总线性能
- 三总线结构
  - 三总线结构主机总线、PCI总线、ISA总线通过桥接芯片连接在一起
  - 进一步将不同速率的传输活动进行细分
    
    最快的CPU、DRAM放在系统总线上
    
    将中速的显卡、磁盘、网卡等高速设备连接在PCI总线上
    
    而传统的慢速设备连接在ISA总线上，计算机系统性能进一步提升。
- 高性能总线
  - 现代计算机普遍采用分离的多层次总线结构
    
    不同总线之间采用桥芯片进行连接和缓冲
    
    高速设备靠近CPU，慢速设备远离CPU，形成了经典的南北桥结构。
  - 早期北桥芯片集成了内存控制器、显卡接口，通过前端总线与CPU连接，通过Hub-Link总线连接南桥芯片，南桥芯片连接慢速设备接口
  - 后来内存控制器集成进CPU中，前端总线演变成了更高速的QPI总线，连接南北桥的芯片的总线也变成了DMI总线
  - 最新的CPU甚至集成了GPU，北桥芯片消失，CPU直接通过DMI总线连接南桥芯片
总线标准
- 片内总线
  - AMBA、Wishbone；
- 系统总线
  - ISA、EISA、MCA、VESA、PCI、FSB、BSB、IHA、HT、QPI、DMI；
- I/O总线
  - AGP、PCIe、LPC、SPI、I2C、SMBUS、ATA、SATA、SCSI、SAS、FiberChannel；
- 外部总线
  - RS-232-C、RS-485、IEEE-488、USB、IEEE1394、Thunderbolt、InfiniBand等总线。
- 📜考研真题
  - 真题1

七、I/O系统

I/O系统基本概念
- I/O 系统构成
  - I/O硬件
    
    外部设备、控制器，I/O接口，I/O控制总线
  - I/O软件
    
    与操作系统无关的I/O库
    
    与设备无关的OS调用库
    
    设备驱动程序
- I/O控制方式
  - 程序查询（CPU占用比较高）
  - 中断控制（适合处理随机事件）
  - DMA（批量传输）
  - 通道（进一步解放CPU）
I/O接口
- I/O接口的功能
  - 设备寻址
  - 数据交互
  - 设备控制
  - 状态检测
  - 数据缓冲
  - 格式转换
- I/O接口的结构
  - 数据缓冲寄存器(DBR)
  - 设备状态寄存器(DSR)
  - 设备命令寄存器（DCR）
  - 地址译码逻辑
  - 数据格式转换逻辑
  - 📈图解
- 💎I/O设备的编址方式
  - 独立编址
    
    外设使用独立的地址空间
    
    需要特殊的I/O指令访问设备
  - 统一编址
    
    外设与主存统一编址
    
    主存空间地址划分一部分出来供外设使用
    
    访存指令访问设备，无需I/O指令
- I/O接口的分类
  - 并行/串行接口
  - 可编程接口和不可编程接口
  - 通用接口与专用接口
  - 同步/异步接口
  - 直接传送/程序查询/程序中断/DMA等接口
- 考研真题
  - 真题1
I/O方式
- 程序查询方式
  - 💎程序查询方式的输入输出相当于条件传送方式。该方式下，CPU查询接口中的状态字，并根据查询的结果决定下一步的动作。如果设备准备就绪则开始CPU与外设之间的数据传送；若未准备就绪，则开始独占或定时查询
    
    独占查询中CPU 不是在进行输入输出操作就是在查询设备状态
    
    定时查询可以让CPU执行其他任务，本质上是基于中断技术实现的
    
    实现简单，但CPU利用率不高
    
    程序查询方式不一定是最差的，现代OS中快速设备也可以采用程序查询方式
- 程序中断方式
  - 💎中断的基本概念
    
    （1）中断的定义
    
    CPU暂时停现行程序，转向为某随机事件服务，待事件处理完毕，再恢复执行原来被中止的程序继续运行，这个过程称为中断
    
    中断的作用
    
    实现CPU和外设的并行工作
    
    方便程序调试、故障处理
    
    实时处理和人机交互
    
    多任务以及多处理器交互
    
    可实现操作系统CPU调度（定时中断）
    
    中断的分类
    
    外部中断
    
    由CPU外部事件引起的中断
    
    这类中断大部分由外设发出
    
    可屏蔽中断
    
    不可屏蔽中断
    
    内部异常
    
    是发生在CPU内部的中断
    
    故障（Fau1t）、自陷（Trap）和终止（Abort）
    
    中断优先级
    
    指响应和处理中断请求的先后次序
    
    当几个设备同时有中断请求时，优先级高的先响应，优先级低的后响应
    
    响应优先级
    
    是指CPU对各设备中断请求进行响应的先后次序
    
    在硬件上是固定的
    
    处理优先级
    
    指中断嵌套的实际优先级处理次序
    
    通常可以利用中断屏蔽技术动态调整
  - 中断的响应条件
    
    对应的中断请求未被屏蔽。
    
    当前没有更高优先级的其它中断请求
    
    如果CPU正在执行中断服务，则中断请求符合嵌套条件。
    
    中断使能位处于处于使能状态，也就是开中断状态。
    
    CPU己执行完一条指令的最后一个状态周期。
    
    不可屏蔽中断和内部异常响应中断的条件和时机和可屏蔽的外部中断源略有差异
  - 中断响应过程
    
    1、硬件关中断
    
    2、保存断点，保存PC值
    
    3、中断识别，修改PC跳转至中断服务程序
    
    任务：确定中断是由哪个中断源发出的
    
    程序查询法
    
    硬件查询法
    
    独立请求
    
    具体方式与中断源与CPU的连接方式有关
    
    完成中断识别时还需要清除当前中断请求
    
    如何获得中断服务程序的入口地址
    
    向量中断法
    
    中断向量：中断服务程序入口地址和程序状态字
    
    中断向量表：中断向量的集合
    
    向量地址：中断指针，用于访问中断向量表的地址码
    
    非向量中断法
    
    中断响应的过程可以看做是执行中断隐指令完成的
    
    实际不存在中断隐指令
    
    是硬件自动处理的操作
  - 💎中断处理过程
    
    📈流程图（中断服务程序中的开中断，关中断是指令实现的）
  - 💎多重中断和中断屏蔽
    
    单级中断
    
    中断服务程序在执行过程不能被中断
    
    多重中断，也称嵌套中断
    
    中断服务程序在执行过程可以被中断（类似递归、套娃）
    
    高优先级中断可以中断低优先级中断服务
    
    中断屏蔽技术动态调整处理优先级可以实现低优先级中断打断高优先级中断服务
    
    中断服务程序保护现场后开中断即可实现中断嵌套
    
    📈图解
    
    图
  - 📜考研真题
    
    真题1
    
    真题2
    
    真题3
- DMA方式
  - DMA基本概念
    
    DMA方式由DMAC临时接替CPU控制总线，控制设备和内存之间进行直接的数据交换，信息传送不再经过CPU寄存器中转，大大提升了CPU利用率。
    
    适合高速设备、磁盘，网卡等，硬件成本高
  - 内存争用问题
    
    外设与主存之间DMA传送数据时，CPU仍可执行主程序，存在DMAC与CPU内存争用的可能
    
    采用停止访内
    
    交替访问
    
    周期挪用
  - DMA控制器组成
    
    📈图解
    
    图
  - 💎DMA的传输过程
    
    预处理阶段
    
    准备传输参数，CPU执行程序完成
    
    传送阶段
    
    无需CPU参与
    
    结束阶段
    
    CPU执行中断服务程序完成
    
    📈图解
    
    考研真题
    
    真题1
    
    真题2
    
    真题3
  - DMA与中断差异
    
    中断通过程序传送数据，DMA靠硬件来实现。
    
    中断时机为两指令之间，DMA响应时机为两存储周期之间。
    
    中断不仅具有数据传送能力，还能处理异常事件。DMA只能进行数据传送。
    
    DMA仅挪用了一个存储周期，不改变CPU现场。
    
    DMA请求的优先权比中断请求高。CPU优先响应DMA请求，是为了避免DMA所连接的高速外设丢失数据。
    
    DMA利用了中断技术
常见输入输出设备
- 常见的输入设备
  - 键盘
    
    将按键动作翻译成主机能接受的键值
    
    薄膜键盘
    
    机械键盘
    
    静电电容键盘
  - 鼠标
    
    将鼠标移动信息通过传感器传送给计算机控制光标的移动
    
    机械鼠标
    
    光电鼠标
- 常见的输出设备
  - 打印机
    
    针式打印机
    
    利用打印针撞击色带和打印介质，进而打印出点阵，再由点阵组成字符或图形来完成打印任务
    
    适合多层票据打印，噪音大，速度慢，打印质量低
    
    喷墨打印机
    
    激光打印机
    
    充电→曝光→显影→转印→定影→消电→清洁
    
    高速、静音，质量高
  - 显示器
    
    分类
    
    按器件分：CRT、LCD、LED
    
    按显示信息：字符、图形、图像
    
    主要参数
    
    屏幕尺寸
    
    对角线的长度，以英寸为单位
    
    分辨率
    
    是指显示器所能表示的像素个数
    
    灰度级
    
    灰度级是指黑白显示器中像素点的亮度差别
    
    彩色显示器中则表示颜色的差别
    
    刷新
    
    像素光点只能保持很短的时间
    
    在光点消失之前将其再次显示（刷新）
    
    刷新频率
    
    单位时间刷新的次数称为刷新频率
    
    也称为帧频或帧率
    
    显存带宽 = 分辨率 × 灰度级位数 × 刷新频率
  - 磁盘（OS经常考大题）
    
    磁盘存储容量 = 盘片数 ×2× 磁道数 × 扇区数 / 磁道 × 扇区容量
    
    道密度（TPI）是指沿磁盘半径方向单位长度上的磁道数，单位为道／英寸
    
    位密度（BPI）是指磁道单位长度上记录的二进制代码的位数，单位是位／英寸
    
    外圈与内圈的记录密度不同，位密度一般是指内圈所能达到的记录密度
    
    平均定位时间。
    
    定位时间是指从发出磁盘读写命令起，磁头从当前位置移动到指定的记录位置，并开始读写操作所需要的时间。
    
    寻道时间：将磁头定位到指定磁道上所需的时间，称为寻道时间
    
    等待时间：找到指定磁道后至指定的记录移到磁头下的时间，和转速有关
    
    数据传输速率
    
    单位时间（s）从磁盘中读出或写入信息的数量，称为数据传输速率，单位是 bit/s。
    
    读写磁头定位之后，可以根据磁盘的转速与存储密度来决定信息的传输速率。
    
    设某磁盘的位密度为 M bit/英寸，转速为 V 英寸 /s，则该盘的数据传输速率为 MVbit/s。
- 📜考研真题
  - 真题1